开发工具/系统

方案关键器件表：

型号	品牌	产品描述	类型
Encounter Timing System	Cadence	Serves both front-end logic designers looking for high-quality static timing analysis and ease of use, as well as back-end implementation engineers requiring electrical analysis and a common timing engine for silicon-accurate signoff.	数字实现
Encounter True-Time ATPG	Cadence	Automatically generates power- and timing-aware test patterns for small delay defects. Provides defect-based modeling capability with patented pattern fault technology, the basis for gate-exhaustive coverage. Supports stuck-at and transition fault models.	逻辑设计
First Encounter Design Exploration and Prototyping	Cadence	支持快速的全芯片虚拟原型，从而在设计周期的开始就能准确获得下游物理或者电学影响，同时对于大规模高速的设计，能够简单快速的进行层次化设计实现。	数字实现
Incisive Design Team Manager	Cadence	Drives verification closure using incrementally developed assertion and test list plans. Captures and quickly prioritizes failures.	功能验证
Incisive Design Team Manager	Cadence	Drives verification closure using incrementally developed assertion and test list plans. Captures and quickly prioritizes failures.	逻辑设计
Incisive Design Team Simulator	Cadence	Supports full multi-language simulation including SystemVerilog. Provides comprehensive coverage (code, functional, transactional) and HDL analysis capabilities.	逻辑设计
Incisive Desktop Manager	Cadence	自动化和指导日常验证任务和结果的可视化。	功能验证
Incisive Desktop Manager	Cadence	自动化和指导日常验证任务和结果的可视化。	逻辑设计
Incisive Enterprise Manager	Cadence	自动指导验证过程从计划到收敛的整个过程，也包含Systemverilog和e的功能覆盖率统计和分析。	系统设计与验证
Incisive Enterprise Manager	Cadence	自动指导验证过程从计划到收敛的整个过程，也包含Systemverilog和e的功能覆盖率统计和分析。	功能验证
Incisive Enterprise Simulator	Cadence	支持多语言，涵盖人系统级到门级的覆盖率驱动的功能验证，分析，纠错流程，并支持验证环境的自动生成。	系统设计与验证
Incisive Enterprise Simulator	Cadence	支持多语言，涵盖人系统级到门级的覆盖率驱动的功能验证，分析，纠错流程，并支持验证环境的自动生成。	功能验证
Incisive Enterprise	Cadence	通过自动化测试平台的产生和重用来提高模块，芯片和系统验证的质量与效率。	功能验证
Incisive Enterprise Verifier	Cadence	通过紧密集成的形式分析和仿真双引擎，Incisive Enterprise Verifier大大加速设计初期进程，使早期就能发现设计错误，确保了深层错误的发现，使用更多的SVA和PSL覆盖率指标来实现验证的收敛，并通过基于断言的验证增加投资回报率	功能验证
Incisive Formal Verifier	Cadence	在验证环境可用之前，通过基于断言的验证进行形式化分析，检查RTL模块设计，来加速设计的收敛	功能验证
Incisive Formal Verifier	Cadence	在验证环境可用之前，通过基于断言的验证进行形式化分析，检查RTL模块设计，来加速设计的收敛	逻辑设计
Incisive Plan-to-Closure Methodology	Cadence	Steers verification with a system of best practices and optimized methods. Spans the full verification process, from creating automated, executable plans to achieving system-level closure.	功能验证
Incisive Software Extensions	Cadence	通过指标为导向的技术来提供高效的，高质量的，可预测性优势，用于软/硬件协同验证，统一的软/硬件调试和嵌入式软件跟踪技术。充分利用和扩展了现有的Incisive验证环境，并支持软件运行在任何一种处理器上。	系统设计与验证
Incisive Verification IP	Cadence	支持先进的测试平台，事务级的高层次的测试平台，基于断言的形式，模拟和加速模块级验证IP，以及仿真和在线仿真验证。包含多种复杂协议（PCI Express，AMBA，USB，OCP，以太网等）。兼容OVM并支持各种IEEE标准语言。	系统设计与验证
Incisive Verification IP	Cadence	支持先进的测试平台，事务级的高层次的测试平台，基于断言的形式，模拟和加速模块级验证IP，以及仿真和在线仿真验证。包含多种复杂协议（PCI Express，AMBA，USB，OCP，以太网等）。兼容OVM并支持各种IEEE标准语言。	逻辑设计

共计：234条首页上一页 4 567 8 下一页尾页

开发工具/系统介绍

开发工具/系统类型

方案关键器件表：

所有产品

应用方案

新闻中心

关于科通