| Model | Description | RoHS |
|---|---|---|
| Cadence Low-Power Methodology Kit | 将低功耗技术流程组成一个有机的系统，并优化其具体应用于。从而通过完整的前端到后端方法学，最佳的实践，检测表和参考流程来消除低功耗设计的风险。 | No |
| Cadence VIP Catalog | 该Cadence VIP产品提供了业界最广泛的复杂协议验证IP选择，其中包括超过15,000内存模型 | No |
| Incisive Design Team Manager | Drives verification closure using incrementally developed assertion and test list plans. Captures and quickly prioritizes failures. | No |
| Incisive Desktop Manager | 自动化和指导日常验证任务和结果的可视化。 | No |
| Incisive Enterprise Manager | 自动指导验证过程从计划到收敛的整个过程，也包含Systemverilog和e的功能覆盖率统计和分析。 | No |
| Incisive Enterprise Simulator | 支持多语言，涵盖人系统级到门级的覆盖率驱动的功能验证，分析，纠错流程，并支持验证环境的自动生成。 | No |
| Incisive Enterprise | 通过自动化测试平台的产生和重用来提高模块，芯片和系统验证的质量与效率。 | No |
| Incisive Enterprise Verifier | 通过紧密集成的形式分析和仿真双引擎，Incisive Enterprise Verifier大大 加速设计初期进程，使早期就能发现设计错误，确保了深层错误的发现，使用更多的SVA和PSL覆盖率指标来实现验证的收敛，并通过基于断言的验证增加投资回报率 | No |
| Incisive Formal Verifier | 在验证环境可用之前，通过基于断言的验证进行形式化分析，检查RTL模块设计，来加速设计的收敛 | No |
| Incisive Plan-to-Closure Methodology | Steers verification with a system of best practices and optimized methods. Spans the full verification process, from creating automated, executable plans to achieving system-level closure. | No |
| Incisive Verification Kit | 自动化和简化了可重复使用的先进的验证技术的采用，提高效率和可预见性。使用交互式研讨会和集成的Incisive工具流程来学习掌握指标驱动验证方法学。 | No |
| Open Verification Methodology | Facilitates true SystemVerilog interoperability with a standard library and a proven methodology. Eases the development and usage of plug-and-play verification IP. | No |
深圳市科通技术股份有限公司 consumer hotline：(+86)755-26018083 mail：cs@comtech.cn
© Copyright 2018 www.comtech.cn | 粤ICP备19161615号 |
